资讯🔥7.0
3D堆叠不会烧！华为韬定律用实测数据反驳3D堆叠发热论
📋总体概括
华为半导体业务部总裁何庭波在中科院预发布平台ChinaXiv发表论文，以量产芯片实测数据正面反驳3D堆叠必然发热的行业质疑。采用逻辑折叠技术的麒麟2026芯片，晶体管密度从1.55亿/mm²跃升至2.38亿/mm²，提升55%；同等性能下NPU、GPU、CPU功耗分别下降66%、58%、41%。核心逻辑是：芯片能耗大头在金属走线而非晶体管计算，垂直堆叠用短垂直互连替代长水平走线，典型核心连线缩短约20%，关键路径最多缩短70%，从而降电压、压功耗。
⚡关键信息
- ▸何庭波在ChinaXiv发表论文，用量产芯片实测数据回应3D堆叠发热质疑，而非停留在理论层面
- ▸麒麟2026芯片晶体管密度从1.55亿/mm²提升至2.38亿/mm²，增幅55%，相当于过去三年传统工艺微缩成果
- ▸同等性能下NPU功耗降66%、GPU降58%、CPU性能核心降41%；NPU维持29 TOPS时频率降63%，电压从0.85V降至0.55V，功率密度暴跌73%
- ▸逻辑折叠用极短垂直互连替代长距离水平走线，典型核心连线长度缩短约20%，关键路径最多缩短70%
- ▸何庭波点破芯片发热本质：能耗大头在金属走线的数据传输而非晶体管计算，走线缩短降低互连电容，动态功耗随电压平方下降
🔥犀利点评
这波回应相当高明——不辩论、不辟谣，直接甩量产芯片实测数据。行业一直拿摩尔定律之死唱衰先进封装，华为则用「韬定律」证明：当平面微缩逼近物理极限，垂直堆叠才是真正的增量空间。走线功耗这个被长期忽视的盲点被点破后，整个行业的竞争维度可能从制程竞赛转向架构与互连创新。当然，单篇论文能否终结争议，还要看第三方复现与散热工程的实际表现，但方向判断已经足够清晰。
📰 相关资讯（与本文相关的其他资讯）
本文由本站自动聚合，以下为原始来源：前往 驱动之家 阅读全文 →